VHDLによるFPGA設計&デバッグ

FPGAデバイスにおける論理回路設計の効率化!

このような方におすすめ

テストベンチを扱う技術者。
VHDLに触れようと思っている設計者。
  • 著者松村 謙・坂巻 佳壽美 共著
  • 定価2,750 (本体2,500 円+税)
  • B5変 176頁 2012/03発行
  • ISBN978-4-274-50385-6
  • 定価
  • ポイント0
  • 数量

※本体価格は変更される場合があります。
※通常2〜3日以内で発送いたします。

  • 概要
  • 主要目次
  • 詳細目次

FPGAの設計には、VHDL言語が多用されています。本書は、VHDLによる回路記述と、その記述をテストするテストベンチの書き方について解説しています。テストベンチを理解することにより、回路記述の正確さや誤りをシミュレータ上で確認できるようになるため、効率的な開発が可能になることや、回路の動作のより深い理解につながります。

https://www.ohmsha.co.jp/book/9784274503856/
Step1 なぜ今、HDLによるFPGA設計なのか?
Step2 VHDLによる回路記述
Step3 より効率的なデバッグ
Step4 大規模回路の設計とデバッグへの対応
Step1 なぜ今、HDLによるFPGA設計なのか?
1.1 電子回路設計のパラダイムシフト
1.2 HDLの種類と標準化の動向
1.3 FPGAデバイスについて
1.4 VHDLによるFPGA設計
1.5 FPGA設計におけるデバッグ手法
1.6 シミュレーションによるデバッグ
1.7 VHDL記述の概要
1.8 FPGA化のメリットとデメリット

Step2 VHDLによる回路記述
2.1 VHDL記述の基礎
2.1.1 VHDL記述とはこんなもの
2.1.2 ライブラリ宣言とパッケージ呼び出し部
2.1.3 入出力ポートの定義(entity部)
2.1.4 内部回路の定義(architecture部)
2.1.5 内部信号の生成(architecture部)
2.2 テストベンチの書き方
2.2.1 テストベンチの基礎構造
2.2.2 テスト用信号の生成
2.2.3 テスト対象回路の呼び出しと信号の接続
2.2.4 テストベンチを作る際のポイント
2.3 組み合わせ回路の記述方法
2.3.1 組み合わせ回路とは
2.3.2 組み合わせ回路で使用する構文
2.3.3 組み合わせ回路の事例
2.4 順序回路の記述方法
2.4.1 順序回路とは
2.4.2 順序回路で使用する構文
2.4.3 順序回路の事例

Step3 より効率的なデバッグ
3.1 assert文によるエラー判定
3.2 generic文によるパラメータ渡し
3.3 write関数による標準出力への結果出力
3.4 string形による文字列パラメータ
3.5 if generate構文によるテストモードの埋め込み

Step4 大規模回路の設計とデバッグへの対応
4.1 TPUについて
4.1.1 TPUの概要
4.1.2 TPUの入出力インタフェース
4.1.3 TPUのレジスタ
4.2 階層化設計
4.2.1 階層化設計とは
4.2.2 階層化設計の実例
4.3 クロック同期設計とステートマシン
4.4 テキストデータの入出力
4.4.1 外部テキストファイルからのデータ入力
4.4.2 動作結果のファイルへの出力(ロギング)
4.5 TPUの設計とデバッグ
4.5.1 命令バスアクセスの記述
4.5.2 レジスタの記述
4.5.3 TPUのデバッグ