SystemVerilogによるFPGA/ディジタル回路設計入門

SystemVerilogによる回路設計を実践的に解説

このような方におすすめ

・ディジタル回路設計者
・電気・電子・情報系の学生
・ディジタル回路を設計したいmaker

著者小林和淑／小林和淑・寺澤真一・吉河武文・塩見準・門本淳一郎
定価3,300 円（本体3,000 円＋税）
B5変　192頁　2023/11発行
ISBN978-4-274-23101-8
定価￥
ポイント0
数量

買い物かごに入れる

※本体価格は変更される場合があります。
※通常2～3営業日以内で発送いたします。
※取寄が可能な場合もございますのでお問合せください。

概要
主要目次
詳細目次

SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。

SystemVerilog は、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています．Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。

本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V（リスクファイブ）設計、Verilog HDLと比較しての注意点など、実践的な内容を解説しています。

https://www.ohmsha.co.jp/book/9784274231018/

オーム社Webサイトへ

正誤表やDLデータ等がある場合はこちらに掲載しています

第1章　ハードウェア記述言語による FPGA/ASIC 設計
第2章　FPGA への実装入門
第3章　ディジタル回路入門
第4章　SystemVerliog による順序回路設計
第5章　SystemVerilog による FPGA の設計と実装
第6章　SystemVerilog による ASIC 設計
第7章　SystemVerilogとVerilog HDLの対比と記述の罠

最近チェックした商品

技術士一次試験電気電子部門苦手をおぎなう合格テキスト

3,520円(本体3,200+税)